![]()
https://www.youtube.com/watch?v=-9UobbD1locTC-NCF는 반도체 칩 사이에 NCF라는 필름을 덧대고 열과 압력을 가해 칩을 결합하는 공정이다. 삼성전자는 어드밴스드 기술을 적용해 얇은 반도체 칩을 많이 쌓을 때 발생하는 '휘어짐'을 최소화했다. 종전보다 얇은 필름(NCF)을 사용해 칩 사이 간격을 줄였고, 크기가 다른 범프(칩을 전기적으로 연결하는 돌기)를 적용해 열 방출 성능과 수율을 높였다. 업계는 삼성전자의 어드밴스드 TC-NCF 기술 개발을 의미 있게 평가했다. 기존 TC-NCF는 SK하이닉스가 적용한 MR-MUF 공정 대비 낮은 열 방출 성능 및 수율 등 단점이 지적됐는데 이를 삼성전자가 보완한 것이기 때문이다. MR-MUF는 반도체 칩 사이 회로를 보호하기 위..
![]()
Plasma cleaninghttps://en.wikipedia.org/wiki/Plasma_cleaning플라즈마 클리닝은 기체 종으로부터 생성된 에너지 플라즈마 또는 유전체 장벽 방전(DBD) 플라즈마를 사용하여 표면으로부터 불순물과 오염 물질을 제거하는 것이다. 아르곤, 산소 및 공기, 수소/질소 혼합물 등의 기체가 사용된다. 플라즈마는 고주파 전압(일반적으로 kHz ~ >MHz)을 사용하여 저압 기체(일반적으로 대기압의 1/1000 정도)를 이온화시켜 생성되지만, 현재는 대기압 플라즈마도 일반적이다.방법플라즈마에서 기체 원자는 높은 에너지 상태로 여기되고 이온화된다. 원자와 분자가 정상적인 낮은 에너지 상태로 '이완'될 때 빛의 광자를 방출하며, 이로 인해 플라즈마와 관련된 특징적인 "발광"이 생..
![]()
플라즈마 에칭이란?https://en.wikipedia.org/wiki/Plasma_etching#Plasma_etcher플라즈마 에칭은 집적회로를 제조하는 데 사용되는 플라즈마 가공 형태이다. 이는 적절한 가스 혼합물의 글로우 방전(플라즈마)의 고속 스트림이 샘플에 (펄스로) 분사되는 것을 포함한다. 플라즈마 소스(에칭 종)는 전하를 띤 입자(이온) 또는 중성 입자(원자와 라디칼)일 수 있다. 이 과정에서 플라즈마는 실온에서 에칭된 물질의 원소와 플라즈마에 의해 생성된 반응성 종 사이의 화학 반응으로부터 휘발성 에칭 생성물을 생성한다. 결국 분사된 원소의 원자는 표적 표면에 또는 표면 바로 아래에 자신을 끼워 넣어 표적의 물리적 특성을 변화시킨다.메커니즘플라즈마 생성플라즈마는 많은 과정이 일어날 수 있..
![]()
https://www.etnews.com/20240408000214 삼성·SK 패키징 경쟁...모바일 D램으로 확전 삼성전자와 SK하이닉스가 모바일 D램에서 첨단 패키징 기술로 맞붙는다. 8일 업계에 따르면 삼성전자와 SK하이닉스는 모바일 D램을 쌓은 뒤 각각의 단품 칩을 기판과 수직 와이어로 연결하는 기 www.etnews.com https://news.samsungsemiconductor.com/kr/%EC%82%BC%EC%84%B1%EC%A0%84%EC%9E%90-%EC%B0%A8%EC%84%B8%EB%8C%80-%EB%B0%98%EB%8F%84%EC%B2%B4-%ED%8C%A8%ED%82%A4%EC%A7%80-%EA%B8%B0%EC%88%A0-i-cube4-%EA%B0%9C%EB%B0%9C/ 삼성..
![]()
📚세미피디아 전체 글 목록 https://www.asml.com/en/news/stories/2024/5-things-high-na-euv 5 things you should know about High NA in EUV Bringing you the what, why and how behind the latest extreme ultraviolet (EUV) lithography systems www.asml.com https://www.asml.com/en/products/euv-lithography-systems ASML EUV lithography systems Discover our NXE and EXE systems that use extreme ultraviolet (EUV) light to..
![]()
📚세미피디아 전체 글 목록 Instagram에서 이 게시물 보기 SK하이닉스(@skhynix_official)님의 공유 게시물 https://www.sedaily.com/NewsView/29OEGJGUPB SK하이닉스가 HBM에 진심인 이유 [강해령의 하이엔드 테크] 산업 > 기업 뉴스: 정보기술(IT) 시장에 관심 많으신 독자 여러분, 안녕하세요. 지난 20일 SK하이닉스에서 흥미로운 반도체 개발 소식을 발표했습니... www.sedaily.com https://www.sedaily.com/NewsView/29OHODCQ01 SK하이닉스가 HBM에 진심인 이유 [강해령의 하이엔드 테크] 산업 > 기업 뉴스: 정보기술(IT) 시장에 관심 많으신 독자 여러분, 안녕하세요. 지난주 하이엔드 테크 기사에서는 ..
![]()
📚세미피디아 전체 글 목록 Reactive-ion etching Reactive-ion etching - Wikipedia 반응 이온 식각(RIE)은 미세 가공에 사용되는 식각 기술이다. RIE는 습식 식각과는 다른 특성을 가진 건식 식각의 한 종류이다. RIE는 화학적으로 반응성 있는 플라즈마를 사용하여 웨이퍼에 증착된 물질을 제거한다. 플라즈마는 낮은 압력(진공) 환경에서 전자기장에 의해 생성된다. 플라즈마의 고에너지 이온이 웨이퍼 표면을 공격하며 그와 반응한다. 장비 일반적인(평행판) RIE 시스템은 원통형 진공 챔버로 구성되며, 웨이퍼 플래터가 챔버 하단 부분에 위치한다. 웨이퍼 플래터는 챔버의 나머지 부분과 전기적으로 절연되어 있다. 가스는 챔버 상단의 작은 입구를 통해 유입되며, 진공 펌프 시..
![]()
📚세미피디아 전체 글 목록 하이브리드 본딩이란 무엇인가?https://www.youtube.com/watch?v=N4n5nDEWqQo&pp=ygUW7ZWY7J2067iM66as65OcIOuzuOuUqQ%3D%3Dhttps://www.brewerscience.com/what-is-hybrid-bonding/하이브리드 본딩을 이해하려면 먼저 고급 패키징 산업의 역사를 간단히 살펴볼 필요가 있다. 전자 패키징 산업이 3차원 패키징으로 발전할 때, 마이크로 범프는 다이 위의 작은 구리 범프를 사용하여 칩 간 수직 상호 연결을 제공하는 웨이퍼 레벨 패키징의 한 형태였다. 범프의 크기는 40마이크로미터 피치에서 20마이크로미터 또는 10마이크로미터 피치로 점차 줄어들었다. 그러나 문제는 10마이크로미터 이하로 줄..
![]()
📚세미피디아 전체 글 목록 https://en.wikipedia.org/wiki/Direct_bonding Direct bonding이란? 직접 결합, 또는 융합 결합은 중간 층 없이 진행되는 웨이퍼 결합 공정을 나타낸다. 이 결합 공정은 모든 소재에서 다수의 요구사항을 충족시키는 두 표면 사이의 화학적 결합에 기반한다. 이러한 요구사항은 웨이퍼 표면이 충분히 깨끗하고, 평평하며, 부드러워야 한다고 명시되어 있다. 그렇지 않으면 접촉되지 않은 영역, 즉 계면 기포라고 하는 공동이 발생할 수 있다. 웨이퍼의 직접 결합 공정에는 다음과 같은 절차적 단계가 있다. 웨이퍼 전처리, 상온에서의 사전 결합, 고온에서의 어닐링. 직접 결합이 웨이퍼 결합 기술로서 거의 모든 소재를 처리할 수 있음에도 불구하고, 실리콘..
![]()
📚세미피디아 전체 글 목록 [📚세미피디아] Through-silicon via, TSV란?📚세미피디아 전체 글 목록 Through-silicon via https://www.youtube.com/watch?v=s5IBdqM07P8&pp=ygUTVGhyb3VnaC1zaWxpY29uIHZpYQ%3D%3D Through-silicon via - Wikipedia 전자 공학에서 실리콘 관통 비아(TSV, through-silicon via) 또는 칩semi52.tistory.comhttps://www.youtube.com/watch?v=bDTQLSx3SXA인터포저인터포저는 한 연결부와 다른 연결부 사이의 전기적 인터페이스 연결을 위해 사용되는 기판이다. 인터포저의 목적은 연결을 더 넓은 피치로 확산시키거나..
![]()
📚세미피디아 전체 글 목록 SIP란? https://en.wikipedia.org/wiki/System_in_a_package https://www.youtube.com/watch?v=w9-jASDyRS4&pp=ygUTU3lzdGVtIGluIGEgcGFja2FnZQ%3D%3D 패키지 내 시스템(SiP) 또는 시스템-인-패키지는 하나의 칩 캐리어 패키지 안에 포함된 다수의 집적 회로(IC)이다. 또는 IC 패키지 기판을 포함할 수 있으며, 수동 부품을 포함하고 전체 시스템의 기능을 수행할 수 있다. IC는 패키지 위에 패키지 방식, 나란히 배치, 그리고/또는 기판에 내장되어 있을 수 있다. SiP는 전자 시스템의 모든 기능 또는 대부분의 기능을 수행하며, 주로 모바일 폰, 디지털 음악 플레이어 등의 구성요..
![]()
📚세미피디아 전체 글 목록 2.5D integrated circuit https://en.wikipedia.org/wiki/2.5D_integratedcircuit 2.5D 통합 회로(2.5D IC)는 실리콘 관통 비아(TSV)를 사용하지 않고 단일 패키지 내에 여러 개의 집적 회로 다이를 결합하는 고급 패키징 기술이다. "2.5D"라는 용어는 TSV를 사용하는 3D-IC가 새로웠고 여전히 매우 어려웠을 때 등장했다. 칩 설계자들은 수직으로 적층하는 대신 기판 위에 베어 다이를 나란히 배치함으로써 3D 통합의 많은 장점을 근사할 수 있다는 것을 깨달았다. 피치가 매우 작고 상호 연결이 매우 짧다면, 이 조립체는 2D 회로 기판 조립보다 더 나은 크기, 무게 및 전력 특성을 가진 단일 구성 요소로 패키징될..
![]()
📚세미피디아 전체 글 목록 https://en.wikipedia.org/wiki/Fan-out_wafer-level_packaging Fan-out wafer-level packaging - Wikipedia From Wikipedia, the free encyclopedia Sketch of the eWLB package, the first commercialized FO-WLP technology Fan-out wafer-level packaging (also known as wafer-level fan-out packaging, fan-out WLP, FOWL packaging, FO-WLP, FOWLP, etc.) is an integrated circ en.wikipedia.org https:/..
![]()
📚세미피디아 전체 글 목록 https://en.wikipedia.org/wiki/Interposer https://www.youtube.com/watch?v=XLqDJGcwKok&pp=ygUM7J247YSw7Y-s7KCA 인터포저는 한 소켓이나 연결부터 다른 연결부로 연결되는 전기적 인터페이스이다. 인터포저의 목적은 연결을 더 넓은 피치로 퍼뜨리거나 다른 연결로 다시 연결하는 것이다. 인터포저라는 용어는 라틴어 "interpōnere"에서 유래했으며, 이는 "사이에 두다"라는 뜻이다. 인터포저는 BGA 패키지, 멀티칩 모듈 및 고대역폭 메모리에 자주 사용된다. 흔한 인터포저의 예로는 펜티엄 II와 같이 IC 다이를 BGA에 연결하는 것이 있다. 이를 위해 FR4와 같은 경질 기판과 폴리이미드와 같은 유연..
![]()
📚세미피디아 전체 글 목록 Charge trap flashhttps://en.wikipedia.org/wiki/Charge_trap_flashhttps://www.youtube.com/watch?v=oQxV-q66STo&pp=ygURQ2hhcmdlIHRyYXAgZmxhc2g%3D전하 트랩 플래시(CTF)는 불휘발성 NOR 및 NAND 플래시 메모리를 만드는 데 사용되는 반도체 메모리 기술이다. 이는 전통적인 플로팅 게이트 기술과는 다른 부동 게이트 MOSFET 메모리 기술의 일종이며, 전하를 저장하기 위해 도핑된 다결정 실리콘 대신 실리콘 나이트라이드 필름을 사용한다. 이러한 접근 방식을 통해 메모리 제조업체는 다음의 5가지 방법으로 제조 비용을 줄일 수 있다:전하 저장 노드를 ..
![]()
📚세미피디아 전체 글 목록 Threshold voltage - Wikipedia 문턱 전압(Threshold voltage)은 전계 효과 트랜지스터(FET)에서 소스와 드레인 단자 사이에 전도성 경로를 생성하는데 필요한 최소 게이트-소스 전압(VGS)이다. 이는 전력 효율을 유지하는 중요한 스케일링 요인이다. 접합 전계 효과 트랜지스터(JFET)에 대해서는 문턱 전압 대신 _핀치오프 전압(pinch-off voltage)_이라는 용어를 사용한다. 이는 절연 게이트 전계 효과 트랜지스터(IGFET)의 경우 _핀치오프_가 높은 소스-드레인 바이어스 하에서 전류 포화 동작을 이끄는 채널 수축을 의미하지만, 전류가 완전히 차단되지는 않는다는 점에서 혼란을 일으킬 수 있다. _핀치오프_와 달리 _문턱 전압_은 모..
