https://en.wikipedia.org/wiki/Direct_bonding
Direct bonding이란?
직접 결합, 또는 융합 결합은 중간 층 없이 진행되는 웨이퍼 결합 공정을 나타낸다. 이 결합 공정은 모든 소재에서 다수의 요구사항을 충족시키는 두 표면 사이의 화학적 결합에 기반한다. 이러한 요구사항은 웨이퍼 표면이 충분히 깨끗하고, 평평하며, 부드러워야 한다고 명시되어 있다. 그렇지 않으면 접촉되지 않은 영역, 즉 계면 기포라고 하는 공동이 발생할 수 있다.
웨이퍼의 직접 결합 공정에는 다음과 같은 절차적 단계가 있다.
- 웨이퍼 전처리,
- 상온에서의 사전 결합,
- 고온에서의 어닐링.
직접 결합이 웨이퍼 결합 기술로서 거의 모든 소재를 처리할 수 있음에도 불구하고, 실리콘이 지금까지 가장 확립된 소재이다. 따라서 이 결합 공정은 실리콘 직접 결합 또는 실리콘 융합 결합으로도 일컬어진다. 실리콘 직접 결합의 응용 분야는 예를 들어 절연체 위 실리콘(SOI) 웨이퍼, 센서, 액추에이터 제조 등이다.
개요
실리콘 직접 결합은 반데르발스 힘, 수소 결합, 강한 공유 결합을 포함한 분자간 상호작용에 기반한다. 직접 결합의 초기 절차는 높은 공정 온도로 특징지어졌다. 다양한 소재의 열팽창 계수 차이로 인해 공정 온도를 낮추는 요구사항이 있다. 따라서 450°C 미만의 온도에서 안정적이고 기밀성 있는 직접 결합을 달성하는 것이 목표이다. 이를 위해 플라즈마 처리나 화학기계적 연마(CMP)와 같은 웨이퍼 표면 활성화 공정이 고려되고 적극적으로 연구되고 있다.5C의 상한선은 백엔드 CMOS 공정의 제한과 적용 소재 간 상호작용 개시 시점에 기반한다.
역사
부드럽고 연마된 고체 표면의 부착 효과는 Desaguliers(1734)에 의해 처음 언급되었다. 그의 발견은 고체 간 마찰력에 기반한 것이다. 표면이 더 잘 연마될수록 고체 간 마찰력은 낮아진다. 이 진술은 특정 지점까지만 유효하다. 이 지점을 넘어서면 마찰력이 상승하고 고체 표면들이 서로 달라붙기 시작한다. 성공적인 실리콘 직접 결합에 대한 최초 보고는 1986년에 J. B. Lasky 등에 의해 발표되었다.
일반적인 직접 결합
직접 결합은 주로 실리콘 결합을 의미한다. 따라서 공정 기술은 표면의 화학 구조에 따라 친수성(친수성 실리콘 표면의 개략도 참조) 또는 소수성(소수성 실리콘 표면의 개략도 참조)으로 구분된다.
실리콘 웨이퍼의 표면 상태는 물방울이 형성하는 접촉각으로 측정할 수 있다. 친수성 표면의 경우 접촉각이 작은 편(< 5°)인데, 이는 우수한 젖음성에 기인한다. 반면 소수성 표면은 90°가 넘는 접촉각을 보인다.
친수성 실리콘 웨이퍼 결합
웨이퍼 전처리
실리콘 웨이퍼 본딩 시 결합 파동의 개시와 전파에 대한 적외선 사진. (왼) 웨이퍼가 공기층으로 분리되어 있고 상부 웨이퍼에 압력을 가하면 본딩 과정이 시작된다. (중) 결합 파동이 가장자리로 이동한다. (오른) 적외선을 반사하지 않는 완벽히 결합된 웨이퍼 쌍.
두 웨이퍼를 결합하기 전에 이들은 입자, 유기물, 이온 오염에 기인할 수 있는 불순물이 없어야 한다. 표면 품질을 저하시키지 않고 청정도를 달성하기 위해, 웨이퍼는 건식 세정(예: 플라즈마 처리 또는 UV/오존 세정) 또는 습식 화학 세정 과정을 거친다.2화학 용액 사용 시 순차적인 단계가 결합된다. 확립된 산업 표준 절차는 RCA의 SC(Standard Clean) 정화이다. 이는 두 용액으로 구성된다.
- SC1(암모니아수(29%) + 과산화수소(30%) + 탈이온수 1:1:5)과
- SC2(염산(37%) + 과산화수소(30%) + 탈이온수 1:1:6).
SC1은 70°C
80°C에서 5
10분 간 유기물 오염과 입자를 제거하고, SC2는 80°C에서 10분 간 금속 이온을 제거하는 데 사용된다.9이후 웨이퍼는 탈이온수로 헹구거나 보관된다. 웨이퍼에 일반적으로 존재하는 상호연결 및 금속화 시스템으로 인해 실제 절차는 용도와 장치에 맞게 조정되어야 한다.
상온에서의 사전 결합
웨이퍼를 접촉하기 전 정렬이 필요하다. 표면이 충분히 부드러우면 원자 접촉과 동시에 웨이퍼가 결합을 시작하는데, 이는 적외선 사진의 결합 파동에서 볼 수 있다.
웨이퍼에는 물 분자가 덮여 있어, 상대 웨이퍼 표면의 화학 흡착 물 분자 간 결합이 일어난다. 결과적으로 실온에서 상당량의 Si-OH(실란올) 그룹이 중합되어 Si-O-Si와 물을 형성하고, 웨이퍼 스택을 다룰 수 있을 만큼의 충분한 결합력이 확보된다. 생성된 물 분자는 어닐링 과정에서 계면을 따라 이동하거나 확산한다.
Si−OH+OH−Si→중합반응Si−O−Si+H2O
Si−OH+OH−Si→천천히 균열Si−O−Si+H2O
대기 중, 특수 가스 분위기, 또는 진공에서의 사전 결합 이후, 웨이퍼는 결합력 증대를 위한 어닐링 공정을 거쳐야 한다. 어닐링은 추가적인 열 에너지를 제공하여 더 많은 실란올 그룹이 서로 반응하도록 하고, 새로운 안정한 화학 결합이 형성되도록 한다. 생성되는 결합 종류는 공급된 에너지량 또는 적용 온도에 따라 달라진다. 결과적으로 어닐링 온도가 높아질수록 결합력이 증가한다.
고온에서의 어닐링
실온에서 110°C 사이에서는 계면 에너지가 낮게 유지되며, 계면의 물 분자가 확산하여 더 많은 수소 결합이 생성된다. 110°C에서 150°C 사이에서는 실란올 그룹이 실록산과 물로 중합되지만, 동시에 천천히 균열이 발생한다. 이 반응은 열역학적 평형을 나타내며, 실란올 그룹의 밀도가 높을수록 실록산의 수가 많아져 결합력이 증가한다.
Si−OH+Si−OH↽−−⇀Si−O−Si+HOH
150°C와 800°C 사이에서는 모든 OH 그룹이 중합될 때까지 계면에서 추가적인 공정이 관찰되지 않으며, 복합체 강도는 일정하게 유지된다.
800°C 이상에서는 고유 산화막이 점성을 띠게 되어 계면을 따라 흐르기 시작하며, 접촉 표면적이 증가한다. 따라서 계면을 따라 갇힌 수소 분자의 확산이 향상되고, 계면 공극의 크기가 줄어들거나 완전히 사라질 수 있다. 어닐링 공정은 웨이퍼 스택의 냉각으로 완료된다.
고유 산화막 층 존재 시 800°C, 열산화막 존재 시 1000°C에서 계면 에너지가 2J/m² 이상으로 증가한다(표면 에너지 다이어그램 참조). 한 웨이퍼에 열산화막이 있고 다른 웨이퍼에 고유 산화막이 있는 경우, 표면 에너지 변화는 두 웨이퍼 모두 고유 산화막을 가진 쌍과 유사하다.
소수성 실리콘 웨이퍼 결합
웨이퍼 전처리
소수성 표면은 플라즈마 처리나 불화물 함유 에칭 용액(예: 불화수소 또는 염화암모늄)을 통해 고유 산화막을 제거하면 생성된다. 이 과정은 노출된 실리콘 원자의 Si-F 결합 형성을 증진시킨다. 소수성 본딩을 위해서는 Si-F 결합이 물과 접촉하여 Si-OH로 변화하는 재친수화를 방지하는 것이 중요하다.
상온에서의 사전 결합
본딩 전 표면에는 수소와 플루오린 원자가 덮여 있다. 상온에서의 본딩은 주로 이 수소와 플루오린 원자 간 반데르발스 힘에 기반한다. 친수성 표면 본딩과 비교하면, 접촉 직후 계면 에너지가 더 낮다. 이 사실은 미결합 영역을 방지하고 웨이퍼 간 완전한 표면 접촉을 달성하기 위해 표면 품질과 청정도가 더 높아야 함을 의미한다(결합 파동의 적외선 사진 참조). 친수성 표면 본딩과 마찬가지로, 사전 본딩 이후 어닐링 공정이 수행된다.
고온에서의 어닐링
실온에서 150°C까지는 계면 반응이 중요하지 않고 표면 에너지가 안정적이다. 150°C~300°C 사이에서는 더 많은 Si-F-H-Si 결합이 형성된다. 300°C 이상에서는 수소와 플루오린이 웨이퍼 표면에서 탈착되어 과량의 수소 원자가 실리콘 결정 격자 또는 계면을 따라 확산한다. 그 결과 서로 마주보는 표면 간 공유 Si-Si 결합이 형성되기 시작한다. 700°C에서 Si-Si 결합으로의 전이가 완료된다.11결합 에너지는 벌크 실리콘의 응집 강도에 도달한다(표면 에너지 다이어그램 참조).
저온 직접 결합
직접 결합은 다양한 소재를 처리할 수 있는 높은 유연성을 가지고 있지만, 서로 다른 소재의 열팽창 계수(CTE) 불일치가 특히 직접 결합의 높은 어닐링 온도로 인해 웨이퍼 수준 본딩에 대한 중요한 제한 요인이다.
연구의 초점은 친수성 실리콘 표면에 맞춰져 있다. 결합 에너지 증가는 실란올(Si-OH)이 실록산(Si-O-Si) 그룹으로 전환되는 데 기반한다. 물 확산이 제한 요인으로 언급되는데, 이는 표면 밀접 접촉 전에 계면의 물이 제거되어야 하기 때문이다. 문제는 물 분자가 이미 형성된 실록산 그룹(Si-O-Si)과 반응할 수 있어 전체 접착 에너지가 더 약해질 수 있다는 것이다.
원하지 않는 변화나 분해를 방지하기 위해서는 사전 처리된 웨이퍼 또는 복합 소재를 본딩할 때 낮은 온도가 중요하다. 요구되는 어닐링 온도를 낮추는 방법으로는 다음과 같은 다양한 전처리가 있다.
- 플라즈마 활성화 본딩
- 표면 활성화 본딩
- 초고진공(UHV)
- 화학기계적 연마(CMP)를 통한 표면 활성화
- 다음을 통한 화학적 활성화 표면 처리:
- 가수분해된 테트라알콕시실란 Si(OR)4
- 가수분해된 테트라메톡시실란 Si(OCH3)4
- 질산 HNO3
나아가 연구에 따르면 소수성 표면의 경우에도 다음과 같은 웨이퍼 전처리를 통해 더 낮은 어닐링 온도가 가능한 것으로 나타났다.
- As+ 이온 주입
- B2H6 또는 Ar 플라즈마 처리
- Si 스퍼터 증착
사례
이 기술은 가속도계, 마이크로 밸브, 마이크로 펌프와 같은 다중 웨이퍼 마이크로 구조 제조에 사용할 수 있다.
기술 사양
소재
- Si
- SiO2
- 유리 기판
- 리튬탄탈산염(LiTaO3)
- 스테인리스강
온도
- 일반적: < 1200°C
- 저온: 200 - 400°C
장점
- 높은 결합 강도
- 고온 안정성
- 반도체 기술과의 공정 호환성
- 진공 또는 다양한 대기 가스 분위기에서 본딩
단점
- 표면 형상에 대한 높은 기준
- 거칠기에 대한 높은 기준
연구
- 하이브리드 본딩(금속 결합과 SFB 동시 진행)
- 200°C 미만에서의 본딩
- 사전 조건화를 포함한 완전 건식 공정
Low Temperature Wafer Direct Bonding
http://www.monolithic3d.com/blog/low-temperature-wafer-direct-bonding
때때로 우리는 단일 3DIC 흐름의 특정 측면에 대한 질문을 받습니다. 이 블로그에서는 저온 웨이퍼 직접 본딩에 대해 이야기하고자 합니다. 여기서 중요한 우려사항은 웨이퍼와 웨이퍼 사이의 산화물과 산화물 사이의 결합 강도입니다. 이후의 트랜지스터 형성 또는 웨이퍼 박막화 공정에서 이 결합이 견딜 수 있는지 여부입니다. 그 공정에는 CMP의 전단력, 저온 증착의 열 구배, 또는 플라즈마나 습식 식각의 응력 해소가 포함됩니다.
직접 웨이퍼 본딩은 저비용 고수율 단일 3D 통합에 모두 바람직하고 필요합니다. "직접"이란 접착제와 같은 중간 층이 사용되지 않는다는 것을 의미합니다. 표면 간 본딩은 두 표면 사이의 화학 결합만 관여합니다. 전통적인 웨이퍼 팹에서 가장 높은 수율과 저비용 직접 본딩을 달성할 가능성이 있는 가장 단순한 경우는 산화물 대 산화물 본딩입니다. 산화물 대 산화물 웨이퍼 본딩의 추가적인 장점은 관통층 비아 연결에 절연 라이너가 필요하지 않으며, 기존의 BEOL 금속 대 금속 비아와 유사한 처리 용이성 및 특성을 가지는 관통층 비아(TLV)의 공정 통합 전략의 일부라는 것입니다.
단일 3D 통합을 위한 또 다른 촉진제는 400°C를 초과하지 않는 하부 층 또는 층에 대한 열 노출이 있는 직접 본딩 공정입니다. 이를 통해 텅스텐과 같은 제조하기 어려운 고온 금속 대신 구리와 탄소 함유 저유전율 산화물 BEOL과 같은 기존 금속화 및 저유전율 유전체를 사용할 수 있습니다. 저온 본딩의 두 가지 추가 장점은 열 팽창 효과로 인한 웨이퍼 변형을 방지하고(전 웨이퍼 정렬 정밀도를 크게 향상), 하부 층 트랜지스터 고유전율 금속 게이트 스택 및 접합에 대한 열 효과를 최소화하는 것입니다.
CMP와 같은 박막화 및 기타 공정(<400°C)을 가능하게 하는 웨이퍼 간 본딩의 일반적으로 인정되는 강도 임계값 지표는 1.0 ~ 1.2 J/m2 사이입니다. Di Cioccio는 1.14 J/m2의 본딩 강도가 실리콘 박막화(백그라인드 및 CMP)와 같은 공정을 견딜 수 있다고 말했습니다. Dragoi는 표면 에너지가 1.2 J/m2 이상이면 연마 또는 래핑과 같은 가혹한 공정에서도 본딩 쌍이 살아남을 수 있다고 밝혔습니다. Radu는 1 J/m2 이상의 본딩 강도가 거친 및 미세 연마를 이용한 실리콘 백 박막화와 같은 후공정을 견딜 수 있다고 찾아냈습니다.
많은 연구자, 그룹 및 기업들이 제한된 열 예산 창(<400°C) 내에서 본딩 강도를 제어하고 최적화하기 위해 본딩 전 표면 처리와 본딩 후 열처리 방법을 개발했으며, 1 J/m2 이상의 우수한 본딩 강도를 달성했습니다. 문헌의 샘플은 다음과 같습니다:
ICICDT 2010에서 CEA-LETI-Minatec(Grenoble, USA)의 DiCioccio 등은 면적의 20%를 덮는 5㎛ 구리 패드와 나머지 산화물 대 산화물로 구성된 본딩 웨이퍼에서 2시간 동안 200°C 또는 400°C의 본딩 후 소결로 인해 수용 가능한 본딩 강도를 보였다고 발표했습니다. 표면은 CMP로 정밀하게 준비되었습니다.
2010년 3DIC 컨퍼런스에서 Radu 등(Soitec Bernin, CEA-LETI-Minatec, Soitec USA)은 200mm 웨이퍼 본딩에서 얻은 Cu/Cu 풀 시트, SiO2/SiO2 풀 시트, Cu/SiO2 풀 시트 및 5㎛ Cu 패드 20% 밀도의 패턴 본딩 에너지 데이터를 보여주었습니다. 200°C에서의 산화물 대 산화물 본딩은 1 J/m2 이상의 본딩 에너지를 생성합니다. 표면은 CMP로 정밀하게 준비되었습니다.
2010년 3DIC에서 Gaudin 등(Soitec Grenoble, Soitec USA, IBM Albany, IBM East Fishkill)은 백엔드 CMOS 공정과 본딩층 역할을 하는 증착 산화물 층이 있는 300mm 웨이퍼를 사용했습니다. 본딩 표면은 최적화된 CMP 공정과 본딩 후 소결, 박막화, 연마로 성공적으로 처리되었습니다. Gaudin은 TEOS 기반 산화물 1종과 실란 기반 PECVD 산화물 2종을 연구했는데, 실란 조건 B가 certainly 우수했으며 200°C와 400°C에서 모두 1 J/m2 지표를 초과했습니다.
Gaudin은 또한 습식 화학 처리(Process I) 및 건식 플라즈마 처리(Process II)로 표면 조건을 변경하여 본딩 품질에 영향을 미쳤습니다.
2007년 SPIE에서 Dragoi 등(EV Group)은 PECVD 산화물이 증착되고 300-400°C에서 1-3시간 진공 소결, CMP 연마, 질소 플라즈마 활성화, 메가소닉 세정, 5kN 힘으로 진공 본딩, 그리고 1시간 동안 300°C에서 소결된 블랭크 웨이퍼 데이터를 보여주었습니다.
Dragoi는 이 공정을 200mm Si on CMOS 본딩 쌍에 성공적으로 적용했습니다. 2010년 electroiq.com의 Sadaka 등(Soitec USA, CEA-DRT-LETI)은 3가지 다른 공정(CMP/표면 처리/평탄화/세정)을 보여주었는데, 200°C, 350°C 또는 400°C의 본딩 후 소결로 1 J/m2 목표를 달성했습니다.
Ziptronix는 RIE 표면 세정 및 다공성 향상, NH4OH 표면 처리, 0.5nm RMS CMP를 활용하는 DBI(Direct Bond Interconnect) 기술을 사용하여 상온에서 >1 J/m2의 본딩 에너지를 얻었다고 말했습니다. Henttinen 등(2000년 4월 Applied Physics Letters, VTT Electronics, Finland; UC San Diego)은 다양한 플라즈마 또는 RCA 세정 전처리와 본딩 후 열처리로 실리콘 웨이퍼의 산화물 대 산화물 본딩을 입증했습니다.
SiGen Corporation은 1999년과 2000년에 >1 J/m2의 본딩 강도를 달성하기 위해 플라즈마 활성화 본딩 전 단계를 사용했다고 보고했습니다. 요약하면 다양한 연구자들이 우수한 웨이퍼 간 본딩 강도를 제공할 수 있는 공정을 보여주었습니다.
'반도체 > 후공정' 카테고리의 다른 글
[📚세미피디아] MR-MUF란? (1) | 2024.04.18 |
---|---|
[📚세미피디아] Hybrid Bonding, 하이브리드 본딩이란? (0) | 2024.04.15 |
[📚세미피디아] Through Glass Via (TGV 기술), 유리 기판이란? (0) | 2024.04.15 |
[📚세미피디아] System in a package란? (1) | 2024.04.15 |
[📚세미피디아] 2.5D, 3D integrated circuit이란? (0) | 2024.04.14 |