![]()
📚세미피디아 전체 글 목록 Chiplet https://www.youtube.com/watch?v=-x9nGo0Ge70&pp=ygUZY2hpcGxldCBtdWx0aSBjaGlwIG1vZHVsZQ%3D%3D 칩렛(Chiplet)이란? Chiplet - Wikipedia 칩렛(Chiplet)은 잘 정의된 기능의 하위 집합을 포함하는 작은 집적 회로(IC)이다. 단일 패키지의 중간층에 다른 칩렛들과 결합되도록 설계된다. 일련의 칩렛들은 "레고 조립" 방식의 혼합 및 매치 방식으로 구현될 수 있다. 이는 전통적인 시스템온칩(SoC)보다 다음과 같은 여러 가지 장점을 제공한다. 재사용 가능한 IP(지적 재산권): 동일한 칩렛을 다양한 장치에 사용할 수 있다. 이기종 집적: 칩렛들은 각자의 특정 기능에 최적화된 다..
![]()
📚세미피디아 전체 글 목록 Through-silicon via https://www.youtube.com/watch?v=s5IBdqM07P8&pp=ygUTVGhyb3VnaC1zaWxpY29uIHZpYQ%3D%3D Through-silicon via - Wikipedia 전자 공학에서 실리콘 관통 비아(TSV, through-silicon via) 또는 칩 관통 비아는 실리콘 웨이퍼 또는 다이를 완전히 관통하는 수직 전기 연결(비아)이다. TSV는 와이어 본드와 플립 칩을 대체하는 고성능 상호 연결 기술로 사용되어 3D 패키지와 3D 집적 회로를 만드는데 활용된다. 패키지-온-패키지와 같은 대안에 비해 상호 연결 및 장치 밀도가 크게 높아지고 연결 길이도 짧아진다. Classification 제조 공정에 ..
![]()
📚세미피디아 전체 글 목록 EUV란? https://en.wikipedia.org/wiki/Extreme_ultraviolet_lithography https://www.youtube.com/watch?v=wI6nCmG-PpI&pp=ygUQd2hhdCBpcyBldXYgYXNtbA%3D%3D 극자외선 리소그래피(EUVL, 또는 EUV라고도 알려지고 있다)는 반도체 산업에서 집적회로(IC)를 제조하는 데 사용되는 최첨단 기술이다. 이는 극자외선(EUV) 광선을 사용하여 실리콘 웨이퍼 위에 복잡한 패턴을 만드는 일종의 광리소그래피 기술이다. 2023년 현재, ASML 홀딩스가 5나노미터(nm) 및 3나노미터 공정을 대상으로 하는 EUV 시스템을 생산하고 판매하는 유일한 회사이다. EUVL에 사용되는 EUV 파..
![]()
📚세미피디아 전체 글 목록 광학 근접 보정(Optical Proximity Correction, OPC) https://en.wikipedia.org/wiki/Optical_proximity_correction https://www.youtube.com/watch?v=B58FRviIPOE&pp=ygUcT3B0aWNhbCBQcm94aW1pdHkgQ29ycmVjdGlvbg%3D%3D 광학 근접 보정(Optical Proximity Correction, OPC)은 회절 또는 공정 효과로 인한 이미지 오류를 보정하기 위해 일반적으로 사용되는 사진 석판술 향상 기술입니다. OPC가 필요한 이유는 실리콘 웨이퍼 위에 에칭된 이미지에서 설계 의도대로 가장자리 위치를 유지하기 어렵다는 광학적 한계 때문입니다. 이러한 ..
![]()
📚세미피디아 전체 글 목록 https://en.wikipedia.org/wiki/Computational_lithography Computational lithography 계산 사진 석판술(Computational lithography, 또는 계산 축소라고도 함)은 사진 석판술(photolithography)을 통해 달성할 수 있는 해상도를 향상시키기 위한 수학적 및 알고리즘적 접근 방식의 집합입니다. 계산 사진 석판술은 2008년 반도체 산업이 22나노미터 CMOS 마이크로 제조 공정으로의 전환과 관련된 과제에 직면했을 때 사진 석판술 기술의 최전선에 부각되었으며, 반도체 트랜지스터 제조의 설계 노드 및 토폴로지를 더욱 줄이는 데 필수적인 역할을 해왔습니다. https://www.youtube.com..
![]()
📚세미피디아 전체 글 목록 Photolithography https://en.wikipedia.org/wiki/Photolithography intro 반도체 집적 회로 제조에 사용되는 공정인 감광 식각(photolithography)은 빛을 이용하여 기판(일반적으로 실리콘 웨이퍼)에 패턴을 전사하는 과정이다. 이 공정은 먼저 감광성 물질인 감광액을 기판에 도포하는 것으로 시작한다. 그 다음 원하는 패턴이 담긴 포토마스크를 감광액 위에 놓고 빛을 조사하면, 노출된 부분의 감광액이 화학적 변화를 겪게 된다. 이후 현상 과정을 거쳐 기판에 패턴이 전사된다. 일반적으로 자외선(UV)이 사용된다. 감광 식각 공정은 사용되는 빛의 종류에 따라 자외선 식각, 극자외선 식각, X선 식각 등으로 분류된다. 사용되는 빛..
![]()
Functional verification https://en.wikipedia.org/wiki/Functional_verification Intro 기능 검증은 논리 설계가 사양을 준수하는지 확인하는 작업입니다. 기능 검증은 "이 제안된 설계가 의도한 대로 작동하는가?"라는 질문에 대답하고자 합니다. 이는 복잡하며 대부분의 대규모 전자 시스템 설계 프로젝트에서 시간과 노력의 대부분(최대 70%)을 차지합니다. 기능 검증은 타이밍, 레이아웃, 전력과 같은 비기능적 측면도 고려하는 더 광범위한 설계 검증의 일부입니다. https://www.youtube.com/watch?v=_bW0hvt4OSg&list=PLMonDzz7J8Snon0WuZsGzwqIrT0_16cOb 배경 트랜지스터 수가 무어의 법칙에 따라..
![]()
https://en.wikipedia.org/wiki/Logic_synthesis https://www.youtube.com/watch?v=WBa2Fw5-yU4&list=PLbMVogVj5nJQe0_9YJlN9S7ktkA8DI-fL https://www.youtube.com/watch?v=BtM8p5J7Kbc&pp=ygUPTG9naWMgc3ludGhlc2lz Intro 컴퓨터 공학에서 논리 합성은 레지스터 전송 수준(RTL)과 같은 회로 동작의 추상적인 사양을 논리 게이트로 구현하는 과정입니다. 일반적으로 합성 도구라는 컴퓨터 프로그램이 이 과정을 수행합니다. 이 과정에는 VHDL 및 Verilog와 같은 하드웨어 설명 언어로 지정된 설계의 합성이 포함됩니다. 일부 합성 도구는 PAL 또는 FPGA와 같..
![]()
High-level synthesis High-level synthesis - Wikipedia 고수준 합성(High-level synthesis, HLS), 때때로 C 합성, 전자 시스템 수준(ESL) 합성, 알고리즘 합성 또는 행동 합성이라고도 불리는 이것은 디지털 시스템의 추상적인 행동 사양을 자동화된 설계 프로세스를 통해 레지스터 전송 수준 구조를 찾아 주어진 행동을 실현시키는 것입니다. 합성은 일반적으로 클록 수준 타이밍과 같은 저수준 회로 기능과 분리되는 문제의 고수준 사양으로 시작합니다. 초기 HLS는 다양한 입력 사양 언어를 탐색했지만, 최근 연구와 상용 애플리케이션은 대체로 ANSI C/C++/SystemC/MATLAB의 합성 가능한 부분 집합을 수용합니다. 코드는 분석되고, 아키텍처적으..
![]()
https://en.wikipedia.org/wiki/Electronic_design_automation intro 전자 설계 자동화(EDA)는 집적 회로 및 인쇄 회로 기판과 같은 전자 시스템을 설계하기 위한 소프트웨어 도구의 한 범주이다. 이 도구는 칩 설계자가 전체 반도체 칩을 설계하고 분석하는 데 사용하는 Design Flow에서 함께 작동한다. 현대의 반도체 칩은 수십억 개의 부품을 가질 수 있기 때문에 EDA 도구는 설계에 필수적이며, 이 에서는 특히 집적 회로(IC)와 관련하여 EDA를 설명한다. https://www.youtube.com/watch?v=iDhpKq09XIo&pp=ygUIRURBIHRvb2w%3D History Early days 가장 초기의 전자 설계 자동화는 IBM이 19..
![]()
Electronic system-level design and verification https://en.wikipedia.org/wiki/Electronic_system-level_design_and_verification ESL(Electronic System Level) 설계 및 검증은 추상화 수준이 높은 문제에 초점을 맞춘 전자 설계 방법론이다. ESL 설계라는 용어는 2001년 2월 1일 EDA 산업 분석 회사인 Gartner Dataquest에 의해 처음 정의되었다. 책 [ESL 설계 및 검증]에서는 "시스템에 대한 이해를 높이고 비용 효율적인 방식으로 기능을 성공적으로 구현할 확률을 높이기 위해 적절한 추상화를 활용하여 Design하는 것"으로 정의된다. 기본 전제는 C, C++와 같은 낮은..
![]()
📚세미피디아 전체 글 목록 https://en.wikipedia.org/wiki/Integrated_circuit_design 집적 회로 설계, 반도체 설계, 칩 설계 또는 IC 설계는 전자 공학의 하위 분야로, 집적 회로 또는 IC를 설계하기 위해 필요한 특정 로직과 회로 설계 기법을 포함한다. IC는 포토리소그래피를 통해 단일 반도체 기판 위에 전기 네트워크로 구축된 소형화된 전자 부품으로 구성된다. IC 설계는 디지털 및 아날로그 IC 설계라는 넓은 범주로 나눌 수 있다. 디지털 IC 설계는 마이크로프로세서, FPGA, 메모리(RAM, ROM, 플래시) 및 디지털 ASIC과 같은 부품을 생산하는 것이다. 디지털 설계는 논리적 정확성, 회로 밀도의 극대화, 그리고 클록 및 타이밍 신호가 효율적으로 라..
![]()
Understanding Electromigration and IR Drop in Semiconductor Chip Design: Challenges and Techniques https://www.eletimes.com/understanding-electromigration-and-ir-drop-in-semiconductor-chip-design-challenges-and-techniques Abstract IC 및 칩 설계에서 더 낮은 기술 노드들로 나아감에 따라, 와이어 폭은 트랜지스터 크기와 함께 얇아진다. 이것은 와이어 저항을 16nm 이하의 기술 노드에서 더 dominant하게 만든다. 증가하는 저항과 금속 와이어의 감소하는 width는 많은 Electromigration 및 IR 드롭 이슈들..
![]()
원문 : https://medium.com/@einfochips/overcoming-lower-geometry-design-challenges-4ae7a4b5ea0 실리콘 세계에서 lower geometry design의 이점은 누구나 알고 있다. 점점 더 많은 부품이 칩에 포장됨으로써, 모든 실리콘 제조업체에서 올바른 footprint이 보장될 뿐만 아니라 제조업체는 촘촘하게 적층된 소형 실리콘으로 향상된 기능과 성능을 달성할 수 있다. 더 짧은 trace와 추가 부품을 위한 새로운 기능 및 기능이 추가된 고속의 on-chip applications은 제조업체가 웨어러블 및 소형 장치, 사물 인터넷, 스마트 센서 등의 미래를 수용하는 데 용이하다. Lower Geometry Design의 이해 lowe..
![]()
VLSI에서의 전력 손실: 저전력 SoC 설계로 성능향상 2018년11월12일 - Riya Savjani 원문보기 https://www.einfochips.com/?s=Power+Dissipation+in+VLSI%3A+Moving+to+Low+Power+SoC+Design+While+Improving+Performance&post_type=post 현재 우리는 더 많은 기능과 더 긴 배터리 수명을 가진 더 날렵한 장치를 필요로 한다. 이는 더 작은 칩에 더 많은 부품을 패킹함으로써 달성할 수 있고, 따라서 대세는 low geometry 칩 설계이다. 그러나 현재 사용되는 모든 회로에서 전력 손 또는 누설 전류가 발생하므로 전체 전력 소비가 증가하여 모바일 애플리케이션에 덜 적합하다. 이 글에서 전력 손..
![]()
https://sshmyb.tistory.com/category/%EB%B0%98%EB%8F%84%EC%B2%B4%EC%82%AC%EA%B4%80%ED%95%99%EA%B5%90%20%ED%9B%88%EB%A0%A8%EA%B3%BC%EC%A0%95/%EB%B0%98%EB%8F%84%EC%B2%B4%20%EC%A0%84%EA%B3%B5%EC%A0%95 '반도체사관학교 훈련과정/반도체 전공정' 카테고리의 글 목록 딴딴’s 반도체사관학교 반도체 취업전쟁, 훈련은 실전처럼! #반도체 취업소탕 프로젝트, 딴사관과 함께 하세요. sshmyb.tistory.com https://news.skhynix.co.kr/post/jeonginseong-column-deposition [반도체 전공정 5편] “더 작게, 더 많..
