[📚세미피디아] EDA Tool이란?

https://en.wikipedia.org/wiki/Electronic_design_automation

https://www.pcbaaa.com/top-10-global-semiconductor-eda-tool-suppliers/

intro

전자 설계 자동화(EDA)는 집적 회로 및 인쇄 회로 기판과 같은 전자 시스템을 설계하기 위한 소프트웨어 도구의 한 범주이다. 이 도구는 칩 설계자가 전체 반도체 칩을 설계하고 분석하는 데 사용하는 Design Flow에서 함께 작동한다. 현대의 반도체 칩은 수십억 개의 부품을 가질 수 있기 때문에 EDA 도구는 설계에 필수적이며, 이 에서는 특히 집적 회로(IC)와 관련하여 EDA를 설명한다.

https://www.youtube.com/watch?v=iDhpKq09XIo&pp=ygUIRURBIHRvb2w%3D

History

Early days

가장 초기의 전자 설계 자동화는 IBM이 1950년대에 700 시리즈 컴퓨터를 문서화하면서 시작되었다.

EDA가 개발되기 전에 집적 회로는 수작업으로 설계되었다. 일부 고급 상점들은 geometric 소프트웨어를 사용하여  Gerber photoplotter용 테이프를 생성했는데, 단색 노출 이미지를 생성하는 기능을 수행했지만, 심지어 기계적으로 그린 부품의 디지털 기록을 복사하기도 했다. 이 과정은 기본적으로 그래픽이었으며, 전자 장치에서 그래픽으로 변환하는 작업은 수동으로 이루어졌으며, 이 시대의 가장 유명한 회사는 칼마였으며, 그의 GDSII 형식은 오늘날에도 여전히 사용되고 있다. 1970년대 중반까지 개발자들은 초안 작성 외에 회로 설계를 자동화하기 시작했으며, 최초의 배치 및 라우팅 도구가 개발되었으며, 이후 설계 자동화 회의의 진행 과정에서 당시 개발된 대부분의 내용이 목록화되었다.

 

다음 시대는 1980년 카버 미드와 린 콘웨이에 의해 "VLSI 시스템 소개"가 출판된 후 시작되었으며, 칩 설계의 표준 교재로 간주되었다. 그 결과 설계 가능한 칩의 복잡성이 증가했으며, 논리 시뮬레이션을 사용하는 설계 검증 도구에 대한 접근성이 향상되었다. 칩은 construction 전에 design을 더 철저히 시뮬레이션할 수 있기 되었기 때문에 배치하기가 더 쉽고 올바르게 작동할 가능성이 더 높았다. 언어와 도구가 발전했지만, textual 프로그래밍 언어로 원하는 동작을 지정하고 도구가 상세한 물리적 설계를 도출하도록 하는 일반적인 접근 방식은 오늘날 디지털 IC 설계의 기본으로 남아 있다.

 

가장 초기의 EDA 도구들은 학문적으로 생산되었다. 가장 유명한 것 중 하나는 초기 VLSI 시스템을 설계하는 데 사용된 유닉스 유틸리티 집합인 "Berkeley VLSI Tools Tarball"이었다. 널리 사용된 것은 회로 복잡도 감소를 담당하는  Espresso heuristic logic minimizer와 컴퓨터 지원 설계 플랫폼인  Magic이었다.

 

또 다른 결정적인 발전은  MOSIS라는 대학과 제작자들로 구성된 컨소시엄을 구성하여 실제 집적 회로를 생산함으로써 학생 칩 설계자들을 inexpensive하게 train시킬 수 있는 방법을 개발한 것이었다. 기본 개념은  reliable, low-cost, relatively low-technology IC processes을 사용하고 웨이퍼당 많은 수의 프로젝트를 포장하는 것이었고, 각 프로젝트의 여러 복사본이 보존되었다. 협력하는 제작자들은 이 프로그램이 자신들의 장기적인 성장에 도움이 된다고 생각하여 가공된 웨이퍼를 기증하거나 비용을 지불하고 판매했다.

https://www.youtube.com/watch?v=ihz2WY-E2C8&pp=ygUIRURBIHRvb2w%3D

Commercial birth

참고 항목: 생산성 향상 기술 § 반도체 소자 제작

1981년은 산업으로서 EDA의 시작을 알렸다. 수년간 휴렛패커드, 테크로닉스, 인텔과 같은 더 큰 전자 회사들은 내부적으로 EDA를 추구해 왔으며, 경영자와 개발자들은 사업으로서 EDA에 집중하기 위해 이 회사들을 분사하기 시작했다. 데이지 시스템즈, 멘토 그래픽스, 유효 로직 시스템즈는 모두 이 무렵 설립되었으며 DMV라고 통칭된다. 1981년 미국 국방부는 하드웨어 설명 언어로서 VHDL에 대한 자금 지원을 추가로 시작했다. 몇 년 안에 각각 약간씩 다른 강조점을 가진 EDA를 전문으로 하는 많은 회사들이 있었다.

 

EDA의 첫 무역 박람회는 1984년 디자인 오토메이션 컨퍼런스에서 열렸으며, 1986년 게이트웨이 디자인 오토메이션은 또 다른 인기 있는 고급 디자인 언어인 베릴로그를 하드웨어 기술 언어로 처음 소개했다. 시뮬레이터는 이러한 소개를 빠르게 따랐고, 칩 디자인과 실행 가능한 사양을 직접 시뮬레이션할 수 있었다. 몇 년 안에 논리 합성을 수행하기 위한 백엔드가 개발되었다.

https://www.youtube.com/watch?v=zlgzZyuTHCY&pp=ygUIRURBIHRvb2w%3D

Modern day

주요내용: 집적회로 설계, 설계 폐쇄 및 설계 흐름(EDA)

현재의 디지털 흐름은 매우 모듈식이며, 프론트엔드는 개별 기술에 관계없이 셀과 유사한 단위의 호출로 컴파일하는 standardized design descriptions을 생성한다. 셀은 특정 집적 회로 기술을 사용하여 로직 또는 기타 electronic functions을 구현한다. 제작자는 일반적으로 표준 시뮬레이션 도구에 맞는 시뮬레이션 모델과 함께 생산 프로세스를 위한 구성 요소 라이브러리를 제공한다.

 

대부분의 아날로그 회로는 여전히 수동 방식으로 설계되어 아날로그 설계에 고유한 전문 지식(예를 들어, matching concepts)을 필요로 한다. 따라서 아날로그 EDA 도구는 모듈식이 훨씬 적으며, 더 많은 기능이 요구되기 때문에 더 강하게 상호 작용하고, component는 일반적으로 덜 ideal하다.

 

전자제품용 EDA는 반도체 기술의 지속적인 확장과 함께 그 중요성이 급격히 증가했다. 일부 사용자는 반도체 제조 시설("팹")을 운영하는  foundry operators 및 EDA 소프트웨어를 사용하여 제조 준비를 위한 incoming design를 평가하는  technology design-service 회사이다.

 

https://www.youtube.com/watch?v=_eRsqUPrRh8&list=PLC7JCwKQnjL4oGiFcr1G3cfwwDuDNhACT

Design

설계 흐름은 주로 다음과 같은 몇 가지 주요 구성 요소를 통해 특징지어진다:

• High-level synthesis(행동 합성 또는 알고리즘 합성이라고도 함) – 고수준 설계 설명(예: C/C++에서)은 RTL 또는 레지스터 전송 레벨로 변환되며, 레지스터 간 상호 작용을 활용하여 회로를 표현한다.
• 논리 합성 – RTL design description (예: Verilog 또는 VHDL로 작성)을 논리 게이트의 개별 넷리스트 또는 표현으로 변환하는 것.
• Schematic capture – 표준 셀 디지털, 아날로그, RF와 유사한 캡처 Cadence by Cadence 및 Proteus의 ISIS.
• 레이아웃 – 일반적으로 도식 중심의 레이아웃(예: Cadence by Cadence, ARS in Proteus)

 

Simulation

• 트랜지스터 시뮬레이션 – 소자 수준에서 정확한 도식/레이아웃의 동작에 대한 낮은 수준의 트랜지스터 시뮬레이션.
• 논리 시뮬레이션 – RTL 또는 게이트넷리스트의 디지털(Boolean 0/1) 동작에 대한 디지털 시뮬레이션, 부울 레벨에서 정확하다.
• 동작 시뮬레이션 – 사이클 수준 또는 인터페이스 수준에서 정확한 설계의 아키텍처 작동에 대한 높은 수준의 시뮬레이션.
• 하드웨어 에뮬레이션 – 제안된 설계의 논리를 에뮬레이션하기 위해 특수한 목적의 하드웨어를 사용한다. 때때로 아직 제작되지 않은 칩 대신에 시스템에 연결될 수 있는데, 이것을 회로 내 에뮬레이션이라고 한다.
• 기술 CAD는 기반이 되는 공정 기술을 모사하고 분석한다. 소자의 전기적 특성은 소자 물리학에서 직접 도출된다.

https://www.youtube.com/watch?v=OmEbzRp_NGg&pp=ygUIRURBIHRvb2w%3D

Analysis and verification

• 기능 검증: 로직 설계가 사양과 일치하고 작업이 올바르게 실행되도록 한다. 시뮬레이션, 에뮬레이션 및 프로토타입을 통한 동적 기능 검증을 포함한다.
• 구문, 의미론 및 스타일과 같은 코딩 규칙을 준수하기 위한 RTL 린팅[12] 클럭 도메인 교차 검증(CDC 체크): 린팅과 유사하지만, 이러한 체크/도구는 설계에서 여러 클럭 도메인의 사용으로 인한 데이터 손실, 메타 안정성과 같은 잠재적인 문제를 감지하고 보고하는 데 특화되어 있다.
• 형식적 검증(formal verification), 모델 검사(model checking): 수학적 방법을 통해 시스템이 원하는 특정 속성을 가지고 있으며, 교착 상태와 같은 일부 원치 않는 효과가 발생할 수 없음을 증명하려는 시도이다.
• 동등성 검사: 논리적 수준에서 기능적 동등성을 보장하기 위해 칩의 RTL-description과 합성 게이트-넷리스트 간의 알고리즘 비교.
• 정적 타이밍 분석: 회로의 타이밍을 입력과 무관하게 분석하므로 가능한 모든 입력에서 최악의 경우를 찾는다.
• 레이아웃 추출: 제안된 레이아웃으로 시작하여 모든 와이어 및 장치의 (대략적인) 전기적 특성을 계산합니다. 완성된 칩의 성능을 추정하기 위해 위의 정적 타이밍 분석과 함께 종종 사용된다.
• 전자기장 솔버 또는 그냥 필드 솔버는 IC 및 PCB 설계에서 관심 있는 경우에 대해 맥스웰 방정식을 직접 푼다. 이들은 위의 레이아웃 추출보다 느리지만 더 정확한 것으로 알려져 있다.
• 물리적 검증, PV: 설계가 물리적으로 제조 가능한지 확인하고, 그 결과 칩에 기능을 방지하는 물리적 결함이 없는지 확인하고 원래 사양을 충족한다.

https://www.youtube.com/watch?v=THXPuNNdPqw&list=PLC7JCwKQnjL5QPkGGEtO2TFAW9oW8c_W3

Manufacturing preparation

• 마스크 데이터 준비 또는 MDP - 실제 리소그래피 포토마스크 생성으로, 칩을 물리적으로 제조하는 데 사용된다.
• 레이아웃의 제조가능성을 향상시키기 위한 맞춤형 지정들 및 구조들을 포함하는 칩 마감재. 후자의 예들은 씰링(seal ring) 및 필러(filler) 구조들이다.
• 테스트 패턴과 정렬 표시가 있는 레티클 레이아웃을 제작한다.
• 해상도 향상 기술(RET)과 같은 그래픽 작업으로 레이아웃 데이터를 향상시키는 Layout-to-mask 준비 – 최종 포토마스크의 품질을 높이기 위한 방법.
• 여기에는 이 마스크를 사용하여 칩을 제조할 때 나중에 발생하는 회절 및 간섭 효과에 대한 전방 보상인 광 근접 보정(OPC) 또는 역 리소그래피 기술(ILT)도 포함된다.
• 마스크 생성 – 계층적 설계에서 평면 마스크 이미지를 생성한다.
• 자동 테스트 패턴 생성 또는 ATPG – 가능한 한 많은 논리 게이트 및 기타 구성 요소를 연습하기 위해 패턴 데이터를 체계적으로 생성한다.
• 내장된 자체 테스트 또는 BIST – 설계에서 논리 또는 메모리 구조를 자동으로 테스트하기 위한 자체 테스트 컨트롤러를 설치한다.

 

Functional safety

•  desired safety integrity level에 대한 규정 준수 요구사항을 충족하기 위한 Functional safety분석, FIT(Failure in time) 속도의 체계적 계산 및 diagnostic coverage metrics for designs.
• 기능적 안전 합성, 고장 검출/내결함성 향상을 위해 구조화된 요소(모듈, RAM, ROM, 레지스터 파일, FIFO)에 신뢰성 향상 추가. 여기에는 오류 검출 및/또는 수정 코드(해밍) 추가, 고장 검출 및 내결함성을 위한 중복 로직(중복/삼중) 및 프로토콜 점검(인터페이스 패리티, 주소 정렬, 비트 수)이 포함된다.
• faults을 설계에 의도적으로 삽입하고 안전 메커니즘이 결함에 대해 적절한 방식으로 반응하는지 확인하는 것을 포함한 기능 안전 확인

https://www.youtube.com/watch?v=lvzzYVmHckk&pp=ygUIRURBIHRvb2w%3D

Acquisitions

많은 EDA 회사들은 그들의 핵심 사업에 적응할 수 있는 소프트웨어 또는 다른 기술을 가진 소규모 회사들을 인수한다. 시장 선도자들의 대부분은 많은 소규모 회사들의 합병이며, 이러한 추세는 소프트웨어 회사들이 도구를 디지털 회로에 있는 더 큰 공급업체의 프로그램 제품군에 자연스럽게 맞는 accessories로 설계하는 경향에 의해 유도된다; 많은 새로운 도구들은 아날로그 설계 및 mixed systems을 통합한다. 이것은 entire electronic systems on a single chip의 추세 때문에 발생한다.

https://www.youtube.com/watch?v=4p1pmWYdNP4&list=PL608HJay7yvvQ6PA3F6gp6u4ev8ldSinz

https://semi52.tistory.com/73

[📚세미피디아] High-level synthesis란?

https://www.youtube.com/watch?v=qI61gzM8GbU&list=PL6R2tD4rOcKtPA5pqhT0hqC_n9EthrdjZ

 

 

📚세미피디아 전체 글 목록