![]()
Plasma cleaninghttps://en.wikipedia.org/wiki/Plasma_cleaning플라즈마 클리닝은 기체 종으로부터 생성된 에너지 플라즈마 또는 유전체 장벽 방전(DBD) 플라즈마를 사용하여 표면으로부터 불순물과 오염 물질을 제거하는 것이다. 아르곤, 산소 및 공기, 수소/질소 혼합물 등의 기체가 사용된다. 플라즈마는 고주파 전압(일반적으로 kHz ~ >MHz)을 사용하여 저압 기체(일반적으로 대기압의 1/1000 정도)를 이온화시켜 생성되지만, 현재는 대기압 플라즈마도 일반적이다.방법플라즈마에서 기체 원자는 높은 에너지 상태로 여기되고 이온화된다. 원자와 분자가 정상적인 낮은 에너지 상태로 '이완'될 때 빛의 광자를 방출하며, 이로 인해 플라즈마와 관련된 특징적인 "발광"이 생..
![]()
플라즈마 에칭이란?https://en.wikipedia.org/wiki/Plasma_etching#Plasma_etcher플라즈마 에칭은 집적회로를 제조하는 데 사용되는 플라즈마 가공 형태이다. 이는 적절한 가스 혼합물의 글로우 방전(플라즈마)의 고속 스트림이 샘플에 (펄스로) 분사되는 것을 포함한다. 플라즈마 소스(에칭 종)는 전하를 띤 입자(이온) 또는 중성 입자(원자와 라디칼)일 수 있다. 이 과정에서 플라즈마는 실온에서 에칭된 물질의 원소와 플라즈마에 의해 생성된 반응성 종 사이의 화학 반응으로부터 휘발성 에칭 생성물을 생성한다. 결국 분사된 원소의 원자는 표적 표면에 또는 표면 바로 아래에 자신을 끼워 넣어 표적의 물리적 특성을 변화시킨다.메커니즘플라즈마 생성플라즈마는 많은 과정이 일어날 수 있..
![]()
📚세미피디아 전체 글 목록 https://www.asml.com/en/news/stories/2024/5-things-high-na-euv 5 things you should know about High NA in EUV Bringing you the what, why and how behind the latest extreme ultraviolet (EUV) lithography systems www.asml.com https://www.asml.com/en/products/euv-lithography-systems ASML EUV lithography systems Discover our NXE and EXE systems that use extreme ultraviolet (EUV) light to..
![]()
📚세미피디아 전체 글 목록 Reactive-ion etching Reactive-ion etching - Wikipedia 반응 이온 식각(RIE)은 미세 가공에 사용되는 식각 기술이다. RIE는 습식 식각과는 다른 특성을 가진 건식 식각의 한 종류이다. RIE는 화학적으로 반응성 있는 플라즈마를 사용하여 웨이퍼에 증착된 물질을 제거한다. 플라즈마는 낮은 압력(진공) 환경에서 전자기장에 의해 생성된다. 플라즈마의 고에너지 이온이 웨이퍼 표면을 공격하며 그와 반응한다. 장비 일반적인(평행판) RIE 시스템은 원통형 진공 챔버로 구성되며, 웨이퍼 플래터가 챔버 하단 부분에 위치한다. 웨이퍼 플래터는 챔버의 나머지 부분과 전기적으로 절연되어 있다. 가스는 챔버 상단의 작은 입구를 통해 유입되며, 진공 펌프 시..
![]()
📚세미피디아 전체 글 목록 Charge trap flashhttps://en.wikipedia.org/wiki/Charge_trap_flashhttps://www.youtube.com/watch?v=oQxV-q66STo&pp=ygURQ2hhcmdlIHRyYXAgZmxhc2g%3D전하 트랩 플래시(CTF)는 불휘발성 NOR 및 NAND 플래시 메모리를 만드는 데 사용되는 반도체 메모리 기술이다. 이는 전통적인 플로팅 게이트 기술과는 다른 부동 게이트 MOSFET 메모리 기술의 일종이며, 전하를 저장하기 위해 도핑된 다결정 실리콘 대신 실리콘 나이트라이드 필름을 사용한다. 이러한 접근 방식을 통해 메모리 제조업체는 다음의 5가지 방법으로 제조 비용을 줄일 수 있다:전하 저장 노드를 ..
![]()
📚세미피디아 전체 글 목록 Threshold voltage - Wikipedia 문턱 전압(Threshold voltage)은 전계 효과 트랜지스터(FET)에서 소스와 드레인 단자 사이에 전도성 경로를 생성하는데 필요한 최소 게이트-소스 전압(VGS)이다. 이는 전력 효율을 유지하는 중요한 스케일링 요인이다. 접합 전계 효과 트랜지스터(JFET)에 대해서는 문턱 전압 대신 _핀치오프 전압(pinch-off voltage)_이라는 용어를 사용한다. 이는 절연 게이트 전계 효과 트랜지스터(IGFET)의 경우 _핀치오프_가 높은 소스-드레인 바이어스 하에서 전류 포화 동작을 이끄는 채널 수축을 의미하지만, 전류가 완전히 차단되지는 않는다는 점에서 혼란을 일으킬 수 있다. _핀치오프_와 달리 _문턱 전압_은 모..
![]()
📚세미피디아 전체 글 목록 EUV란? https://en.wikipedia.org/wiki/Extreme_ultraviolet_lithography https://www.youtube.com/watch?v=wI6nCmG-PpI&pp=ygUQd2hhdCBpcyBldXYgYXNtbA%3D%3D 극자외선 리소그래피(EUVL, 또는 EUV라고도 알려지고 있다)는 반도체 산업에서 집적회로(IC)를 제조하는 데 사용되는 최첨단 기술이다. 이는 극자외선(EUV) 광선을 사용하여 실리콘 웨이퍼 위에 복잡한 패턴을 만드는 일종의 광리소그래피 기술이다. 2023년 현재, ASML 홀딩스가 5나노미터(nm) 및 3나노미터 공정을 대상으로 하는 EUV 시스템을 생산하고 판매하는 유일한 회사이다. EUVL에 사용되는 EUV 파..
![]()
📚세미피디아 전체 글 목록 광학 근접 보정(Optical Proximity Correction, OPC) https://en.wikipedia.org/wiki/Optical_proximity_correction https://www.youtube.com/watch?v=B58FRviIPOE&pp=ygUcT3B0aWNhbCBQcm94aW1pdHkgQ29ycmVjdGlvbg%3D%3D 광학 근접 보정(Optical Proximity Correction, OPC)은 회절 또는 공정 효과로 인한 이미지 오류를 보정하기 위해 일반적으로 사용되는 사진 석판술 향상 기술입니다. OPC가 필요한 이유는 실리콘 웨이퍼 위에 에칭된 이미지에서 설계 의도대로 가장자리 위치를 유지하기 어렵다는 광학적 한계 때문입니다. 이러한 ..
![]()
📚세미피디아 전체 글 목록 https://en.wikipedia.org/wiki/Computational_lithography Computational lithography 계산 사진 석판술(Computational lithography, 또는 계산 축소라고도 함)은 사진 석판술(photolithography)을 통해 달성할 수 있는 해상도를 향상시키기 위한 수학적 및 알고리즘적 접근 방식의 집합입니다. 계산 사진 석판술은 2008년 반도체 산업이 22나노미터 CMOS 마이크로 제조 공정으로의 전환과 관련된 과제에 직면했을 때 사진 석판술 기술의 최전선에 부각되었으며, 반도체 트랜지스터 제조의 설계 노드 및 토폴로지를 더욱 줄이는 데 필수적인 역할을 해왔습니다. https://www.youtube.com..
![]()
📚세미피디아 전체 글 목록 Photolithography https://en.wikipedia.org/wiki/Photolithography intro 반도체 집적 회로 제조에 사용되는 공정인 감광 식각(photolithography)은 빛을 이용하여 기판(일반적으로 실리콘 웨이퍼)에 패턴을 전사하는 과정이다. 이 공정은 먼저 감광성 물질인 감광액을 기판에 도포하는 것으로 시작한다. 그 다음 원하는 패턴이 담긴 포토마스크를 감광액 위에 놓고 빛을 조사하면, 노출된 부분의 감광액이 화학적 변화를 겪게 된다. 이후 현상 과정을 거쳐 기판에 패턴이 전사된다. 일반적으로 자외선(UV)이 사용된다. 감광 식각 공정은 사용되는 빛의 종류에 따라 자외선 식각, 극자외선 식각, X선 식각 등으로 분류된다. 사용되는 빛..
![]()
https://sshmyb.tistory.com/category/%EB%B0%98%EB%8F%84%EC%B2%B4%EC%82%AC%EA%B4%80%ED%95%99%EA%B5%90%20%ED%9B%88%EB%A0%A8%EA%B3%BC%EC%A0%95/%EB%B0%98%EB%8F%84%EC%B2%B4%20%EC%A0%84%EA%B3%B5%EC%A0%95 '반도체사관학교 훈련과정/반도체 전공정' 카테고리의 글 목록 딴딴’s 반도체사관학교 반도체 취업전쟁, 훈련은 실전처럼! #반도체 취업소탕 프로젝트, 딴사관과 함께 하세요. sshmyb.tistory.com https://news.skhynix.co.kr/post/jeonginseong-column-deposition [반도체 전공정 5편] “더 작게, 더 많..
![]()
참고자료 삼성 반도체뉴스룸 8대공정 https://semiconductor.samsung.com/kr/support/tools-resources/fabrication-process/ 하이닉스 뉴스룸 8대공정 https://news.skhynix.co.kr/post/tag/%EB%B0%98%EB%8F%84%EC%B2%B4%EA%B3%B5%EC%A0%95/page/1?type=tag&text=%EB%B0%98%EB%8F%84%EC%B2%B4%EA%B3%B5%EC%A0%95 SK하이닉스 뉴스룸 기사 SK하이닉스는 반도체 기술 기반의 IT 생태계 리더로서 사회 구성원 모두와 함께 더 나은 세상을 만듭니다. 다양한 반도체 기술과 트렌드를 SK하이닉스 뉴스룸에서 만나세요. news.skhynix.co.kr 반도체 ..
![]()
VLSI 엔지니어링 서비스에서의 ASIC 설계 흐름 – 빠른 가이드 원문 출처 ASIC Design Flow in VLSI Engineering Services – A Quick Guide 반도체 설계 자동화의 핵심, EDA 트렌드 | 인사이트리포트 | 삼성SDS 한양대 ASIC FLOW pdf ASIC(어플리케이션 전용 집적 회로)를 설계하는 과정은 길고, 컨셉 구상에서 스펙 구체화로, tape-out으로 이행하는 여러 주요 단계를 포함합니다. 최종 제품은 일반적으로 매우 작지만(나노미터 단위로 측정), 이 긴 여정은 흥미롭고 많은 기술적 과제로 가득 차 있습니다. Tape-out이란? 파운드리 회사가 말하는 테이프아웃이란 위탁생산을 위한 일련의 준비 과정을 마쳤다는 의미입니다. 즉 최종 설계 결과물을..
![]()
UPDATE - 2024/02/20 About IDEC 반도체설계 교육센터(IDEC)는 1995년 산업자원부 ((현) 산업통상자원부)와 반도체 회사(삼성전자, (구) 현대전자, (구)LG 반도체)의 지원으로 설립되었습니다. 전국 대학의 참여교수에 대한 지원 및 교육을 통해 우수 설계 인력을 배출함으로써 산업 기반이 취약한 비 메모리 분야의 국가 경쟁력 강화를 목표로 사업을 추진하고 있습니다. IDEC캠퍼스 역할 실습 중심의 SoC 전문 교육 개발 및 운영 학부생 중심의 칩 설계 집중 교육개발 및 운영(추후 정규학과 수업으로 발전시켜 주변대학과 학점인정제 운영) 지역별 특성화 교육 개발 및 운영 지역대학 및 기업에 대한 교육 강좌 개발 지역의 참여교수에 License Server 제공 및 지원 IDEC캠퍼..
![]()
[공부용리포트] 후공정 OSAT 산업의 특성과 TSMC , 삼성의 패키징 기술력의 차이 분석 현대차 증권_반도체_210406 '국내 비메모리 OSAT 산업의 기회' ↓↓ 기본적인 반도체 제조공정과 후공정 기술 용어에 대해 잘 모르신다면 밑에 글을 읽고 오셔야 이해가 됩니다! ↓↓ *5분 만에 끝내 lhseti123.tistory.com 반도체 산업을 쉽게 이해하자 (9편) : MCU란? (어보브반도체) CPU는 어디서부터 시작되었나? 안녕하세요 호돌이입니다. 오랜만에 반도체 시리즈를 업로드하게 되었습... blog.naver.com 반도체를 독학하는 가장 좋은 방법 blog.naver.com/oracle0923/222265566316 반도체를 독학하는 가장 좋은 방법을 알려드리겠습니다. 반도체를 독학해보..
