교내 반도체 스터디 1회차 - 반도체 8대 공정

최종.pdf

2.28MB

참고자료

삼성 반도체뉴스룸 8대공정
https://semiconductor.samsung.com/kr/support/tools-resources/fabrication-process/

하이닉스 뉴스룸 8대공정
https://news.skhynix.co.kr/post/tag/%EB%B0%98%EB%8F%84%EC%B2%B4%EA%B3%B5%EC%A0%95/page/1?type=tag&text=%EB%B0%98%EB%8F%84%EC%B2%B4%EA%B3%B5%EC%A0%95

SK하이닉스 뉴스룸 기사

반도체 8대 공정 | 반도체 제조 공정 | 삼성반도체

EDS공정(Electrical Die Sorting)은 웨이퍼 위에 전자회로를 그리는 FAB 공정과 최종적인 제품의 형태를 갖추는 패키지 공정 사이에 진행됩니다. 즉 전기적 특성검사를 통해 개별 칩들이 원하는 품질 수준에 도달했는지를 확인하는 공정으로써 그 목적은 아래와 같습니다.

웨이퍼 상태 반도체 칩의 양품/불량품 선별
불량 칩 중 수선 가능한 칩의 양품화
FAB 공정 또는 설계에서 발견된 문제점의 수정
불량 칩을 미리 선별해 이후 진행되는 패키징공정 및 테스트 작업의 효율 향상

ET Test(Electrical Test)는 반도체 집적회로(IC) 동작에 필요한 개별소자들(트랜지스터, 저항, 캐패시터, 다이오드)에 대해 전기적 직류전압, 전류특성의 파라미터를 테스트하여 동작 여부를 판별하는 과정입니다. 반도체 칩(Chip)으로 행하는 첫 테스트라고 볼 수 있습니다. 이어지는 WBI공정(Wafer Burn In)은 웨이퍼에 일정 온도의 열을 가한 다음 AC(교류)/DC(직류) 전압을 가해 제품의 결합, 약한 부분 등 잠재적인 불량 요인을 찾아냅니다. 제품의 신뢰성을 효과적으로 향상시키는 공정입니다.

Hot/Cold 공정에서는 전기적 신호를 통해 웨이퍼 상의 각각의 칩 중 불량품이 있는지 판정합니다. 수선 가능한 칩은 수선 공정에서 처리하도록 정보를 저장하는데요. 이때, 특정 온도에서 정상적으로 동작하는지 판별하기 위해 상온보다 높고 낮은 온도의 테스트가 병행됩니다.

Repair 공정은 EDS공정에서 가장 중요한 단계인데요. Repair공정에서는 Hot/Cold 공정에서 수선 가능으로 판정된 칩들을 수선하고, 수선이 끝나면 Final Test 공정을 통해 수선이 제대로 이루어졌는지 재차 검증하여 양/불량을 최종 판단합니다

Inking 공정은 불량 칩에 특수 잉크를 찍어 육안으로도 불량을 식별할 수 있도록 만드는 공정을 의미합니다. Hot/Cold Test공정에서 불량으로 판정된 칩, Final Test공정에서 재검증 결과 불량으로 처리된 칩, 그리고 웨이퍼에서 완성되지 않은 반도체 칩(Dummy Die) 등을 구별하는데요. 과거의 Inking 공정은 불량 칩에 직접 잉크를 찍었으나 현재는 Data만으로 양/불량을 판별할 수 있도록 처리하고 있습니다. 이렇게 처리된 불량 칩은 조립 작업을 진행하지 않기 때문에 조립 및 검사 공정에서 사용되는 원부자재, 설비, 시간, 인원 등의 손실 절감 효과가 있습니다. 
Inking공정을 마친 웨이퍼는 건조(Bake)된 후, QC(Quality Control) 검사를 거쳐 조립공정으로 옮겨지게 됩니다. 

전공정을 통해 완성된 웨이퍼의 반도체 칩은 낱개로 하나하나 잘라내는데, 이렇게 잘린 칩을 베어칩(bare chip) 또는 다이(die)라고 합니다. 그러나 이 상태의 칩은 외부와 전기신호를 주고받을 수 없으며, 외부 충격에 의해 손상되기 쉬운데요. 반도체 칩, 즉 집적회로(IC)가 기판이나 전자기기에 장착되기 위해선 그에 맞는 포장이 필요합니다. 이와 같이 반도체 칩이 외부와 신호를 주고 받을 수 있도록 길을 만들어주고 다양한 외부환경으로부터 안전하게 보호받는 형태로 만드는 과정을 ‘패키징(Packaging)’이라고 합니다. 
패키징은 집적회로와 전자기기를 연결하고 고온, 고습, 화학약품, 진동/충격 등의 외부환경으로부터 회로를 보호하기 위한 공정입니다. 그렇다면 이렇게 중요한 패키지 공정의 단계에 대해 알아볼까요?

먼저, 웨이퍼를 낱개의 칩으로 분리해야 합니다. 웨이퍼에는 수백 개의 칩이 촘촘히 배열되어 있고, 각 칩은 스크라이브 라인(Scribe Line)으로 구분되어있는데요. 이 스크라이브 라인을 따라 웨이퍼를 다이아몬드 톱이나 레이저 광선을 이용해 절단합니다. 웨이퍼 절단 작업은 웨이퍼를 톱질하고 잘라낸다는 의미에서 ‘웨이퍼 소잉(Wafer Sawing)’이나, ‘다이싱(Dicing)’이라 불립니다.

절단된 칩들은 리드프레임(Lead Frame) 또는 PCB(Printed Circuit Board) 위에 옮겨집니다. 리드프레임은 반도체 칩과 외부 회로 간 전기신호를 전달하고, 외부 환경으로부터 칩을 보호, 지지해주는 골격 역할을 합니다.

반도체의 전기적 특성을 위해 기판 위에 올려진 반도체 칩의 접점과 기판의 접점을 가는 금선을 사용하여 연결하는 공정을 와이어본딩(Wire Bonding)이라고 합니다.

전통적인 와이어본딩 방식 외에 반도체의 속도를 향상시키기 위해 칩의 회로와 기판을 직접 볼 형태의 범프(Bump, 돌기)로 연결하는 패키징 방식도 있는데요. 플립칩(Flip Chip) 패키지라고 불리는 이 기술은 와이어본딩보다 전기 저항이 작고 속도가 빠르며, 작은 폼팩터(Form Factor) 구현을 가능하게 합니다. 범프의 소재로는 주로 금(Au) 또는 솔더(Solder, 주석/납/은 화합물)가 사용됩니다.

금속 연결 공정까지 끝나면 열, 습기 등의 물리적인 환경으로부터 반도체 집적회로를 보호하고, 원하는 형태의 패키지로 만들기 위한 성형(Molding) 공정을 거칩니다. 금선 연결까지 끝난 반도체 칩을 화학 수지로 밀봉하는 공정을 거치면 우리가 흔히 보는 반도체가 됩니다.

드디어 일상 생활 속에서 만나볼 수 있는 반도체의 모습이 완성되었습니다. 패키징 공정이 완료되면 반도체 제품의 최종 불량유무를 선별하는 패키지 테스트(Package Test)를 시행합니다. 이 테스트는 완제품 형태를 갖춘 후에 검사를 진행하기 때문에 ‘파이널 테스트(Final Test)’라고도 하는데요. 패키지 테스트는 반도체를 검사장비(Tester)에 넣고 다양한 조건의 전압이나 전기신호, 온도, 습도 등을 가해 제품의 전기적 특성, 기능적 특성, 동작 속도 등을 측정합니다. 또한, 테스트 데이터를 분석해 제조공정이나 조립공정에 피드백함으로써 제품의 질을 개선하는 역할도 합니다.

선폭 미세화를 통해 반도체의 성능을 향상시키는 데에 한계가 드러난 이유는 반도체의 선폭이 줄어들면서 동시에 반도체에 제공되는 전류를 효과적으로 통제하기가 어려워졌기 때문입니다.

선폭이 좁아지면서 회로간의 전류 간섭도 심해지게 되었습니다. 또한 누설전류, 곧 반도체의 통제에서 벗어나는 전류의 흐름이 많아지게 되었습니다. 

반도체의 성능 향상의 대안으로 떠오르게 된 패키징 방식이 바로 현재 각광을 받고 있는 어드밴스드 패키징 즉 첨단 패키징이라고 할 수 있습니다. 어드밴스드 패키징은 서로 다른 반도체 다이 블록을 통합하여 하나의 칩셋으로 만드는 모든 기술을 총망라합니다. 여기에는 우리가 일전에 살펴보았던 칩렛도 속하고요. 또한 우리가 낸드플래시에서 자주 보이는 TSV(실리콘 관통 전극)을 활용한 적층기술도 속합니다. 일명 3D 패키징이라고 불리는 기술입니다.

3D 방식은 인터포저의 도움을 받지 않고, 로직 블럭과 메모리 블럭을 위로 쌓아 올리고 실리콘 관통 전극인 TSV로 서로를 연결함을 통하여 각 칩 간의 연결성을 한 단계 더 업그레이드 시킨 패키징 방식입니다.

아무리 인터포저의 대역폭을 향상하고, 소재를 혁신하고, 두께를 줄인다고 하더라도 결국에는 데이터가 인터포저라는 매개물을 통과하여 메모리로부터 로직 다이로 옮겨가는 구조이기 때문에 데이터 소실과 비효율이 발생할 수 있습니다. 게다가 인터포저가 감당할 수 없을 만큼 큰 대역의 데이터가 오가게 되면 2.5D 패키징도 비효율을 겪을 수밖에 없죠.     

반도체 회사들은 이에 따라 무엇인가 매개물을 통해 데이터를 전송하는 방식이 아닌 칩 간에 직접적으로 데이터를 주고 받을 수 있는 방법을 고안하기 시작했습니다. 고민 끝에 등장한 대안으로 각 칩 다이를 수직으로 쌓아 올리고, 이를 관통전극인 TSV로 직접 연결하는 방법을 고안하게 되었습니다. 이것이 바로 3D 패키징입니다.     

2.5D 패키징으로도 퍼져 있던 여러 칩 다이들을 인터포저 안에 한데 묶어 패키징 함을 통하여 칩셋 전체의 크기를 줄일 수 있지만 3D 패키징을 통해 횡으로 배치되었던 칩 다이들을 모두 적층하여 쌓아 올리기 때문에 칩의 크기를 더욱 작게 줄일 수 있습니다. 이 외에도 3D 패키징에는 여러 가지 장점들이 존재하는데요. 잠시 살펴보면 3D 패키징은 칩의 높은 성능을 담보할 수 있습니다. 이는 다양한 칩을 수직으로 적층함을 통해 연결 거리를 좁히고 높은 밴드폭을 제공할 수 있기 때문입니다. 높은 밴드폭을 제공하는 이유는 고감도 인터커넥트 기술을 통하여 데이터를 여러 비트로 나누어 전송함을 통해 대역폭을 높일 수 있기 때문입니다.     

2.5D 패키징은 여러 개의 반도체 칩 다이를 수평으로 붙여서 단일 패키지에 통합하는 패키징 기술입니다. 이 때, 다이는 개별 칩이며, 각각의 다이는 독립적으로 제조되고 테스트됩니다. 2.5D 패키징이 3D 패키징과 다른 점은 각각의 칩 다이를 특별한 기판인 인터포저(Interposer) 위에 배치한다는 점입니다.